

# EEI-KOLLOQUIUM

## Design-for-Testability (Testfreundlicher Schaltungsentwurf)

**Dr. Jürgen Alt**

Intel Mobile Communications GmbH, Neubiberg

**Donnerstag, der 28.06.2012, 17<sup>15</sup> Uhr**  
Cauerstraße 7/9, Hörsaal H 15

**Diskussionsleitung: Prof. Dr.-Ing. S. Sattler**

Die Mikroelektronik-Industrie versorgt die Anbieter von elektronischen Geräten mit Bausteinen hoher Funktionalität. Trotz ständig wachsender Funktionalität dürfen die Kosten nicht steigen und die notwendige Qualität muss sichergestellt sein. Dieser Vortrag diskutiert den Einfluss des Produktionstests für mikroelektronische Produkte auf Kosten und Qualität. Dabei wird verdeutlicht, dass diese Parameter bereits beim Schaltungsentwurf berücksichtigt werden müssen. Zur Reduktion der Kosten für den Produktionstest stehen strukturierte Design-for-Test Methoden zur Verfügung. Diese Methoden werden im Schaltungsentwurf mit dem Ziel verwendet, die Komplexität der Testaufgabe so zu reduzieren, dass ein kostenoptimierter und qualitativ hochwertiger Produktionstest möglich ist. Die Methoden werden im Vortrag eingeführt und die Bedeutung für ein realisiertes Produkt aufgezeigt.

Der Vortrag vermittelt einen dedizierten Einblick in die industrielle Praxis.